250 nm(나노미터) 공정 또는 0.25 µm(마이크로미터) 공정은 회로선 폭이 250 nm인 반도체를 다루는 공정 기술 수준을 말한다.

250nm CMOS 공정은 1987년 카사이 나오키가 주도하는 일본의 NEC 연구팀에 의해 증명되었다.[1]

250 나노미터 제조 공정을 적용한 제품 편집

각주 편집

  1. Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (December 1987). “0.25 µm CMOS technology using P+polysilicon gate PMOSFET”. 《1987 International Electron Devices Meeting》: 367–370. doi:10.1109/IEDM.1987.191433.