넷버스트
(넷버스트 마이크로아키텍처에서 넘어옴)
인텔의 넷버스트 마이크로아키텍처(Netburst Microarchitecture[1][2])는 이전의 P6 마이크로아키텍처의 계승자이다.
L1 캐시 | 코어 당 8 KB ~ 16 KB |
---|---|
L2 캐시 | 128 KB ~ 2048 KB |
L3 캐시 | 4 MB ~ 16 MB 공유 |
모델 | 셀러론 시리즈 |
개발 | 2000년 11월 20일 |
트랜지스터 | 42M 180 nm (B2, C1, D0, E0) |
아키텍처 | 넷버스트 x86 |
명령어 | x86, x86-64 (일부) |
확장 | |
소켓 | |
이전 모델 | P6 |
후속 모델 | 인텔 코어 P7 아이테니엄(IA-64) |
인텔 내부에서는 P68이라고도 불린다. 이 아키텍처를 처음으로 사용한 것은 2000년 12월에 발매된 펜티엄 4 윌라멧이다. 넷버스트 아키텍처 다음으로는 코어 마이크로아키텍처가 나왔다. 넷버스트는 칩의 고속화에 중점을 둔 것이었으나 이로 인해 클럭 속도가 높아지면 소비 전력과 발열이 매우 높아진다는 단점이 있다.
소켓
편집- 소켓 423
- 소켓 478
- 소켓 771
- 소켓 775
- 소켓 603
- 소켓 604
같이 보기
편집각주
편집- ↑ Carmean, Doug (Spring 2002). “The Intel Pentium 4 Processor” (PDF). Intel. 2018년 4월 19일에 원본 문서 (PDF)에서 보존된 문서.
- ↑ “Replay: Unknown Features of the NetBurst Core”. 《XbitLabs》. 2016년 3월 6일. 2016년 3월 6일에 원본 문서에서 보존된 문서.