인텔 CPU 마이크로아키텍처 목록
위키미디어 목록 항목
x86 마이크로아키텍처 편집
| 마이크로아키텍처 | 파이프라인 단계 |
|---|---|
| P5 (펜티엄) | 5 |
| P6 (펜티엄 프로) | 14 |
| P6 (펜티엄 3) | 10 |
| 넷버스트 (윌라멧) | 20 |
| 넷버스트 (노스우드) | 20 |
| 넷버스트 (프레스캇) | 31 |
| 넷버스트 (시더밀) | 31 |
| 코어 | 14 |
| 본넬 | 16 |
- 8086
- - 첫 x86 프로세서; 초기 모토로라, 자일로그, 내셔널 세미컨덕터 그리고 아주 성공한 Z80과 경쟁하기 위한 iAPX 432의 임시 대체품.
- 186
- - DMA 컨트롤러, 인터럽트 컨트롤러, 타이머, 칩 선택 로직을 포함.
- 286
- - 보호 모드를 지원하는 첫 x86 프로세서.
- i386
- - 첫 32비트 x86 프로세서.
- i486
- - 인텔의 2세대 32비트 x86 프로세서. 부동소수점 연산부와 파이프라이닝이 프로세서내에 포함됨.
- P5
- - 펜티엄 마이크로프로세서의 시초
- P6
- - 펜티엄 프로, 펜티엄 II, 펜티엄 II 제온, 펜티엄 III와 펜티엄 III 제온 마이크로프로세서에 사용됨.
- 넷버스트
- - 펜티엄 4, 펜티엄 D, 그리고 몇몇 제온 마이크로프로세서에서 사용됨. 비록 인텔 내부 이름은 P68이었지만 일반적으로 P7으로 일컬어짐(P7는 아이테니엄으로 사용되었음). 후에 첫 인텔의 x86-64 아키텍처로 진화됨.
- 코어
- - 새롭게 설계된 P6-기반 마이크로아키텍처. 65nm 공정기술 기반의 코어 2와 제온 마이크로프로세서에서 사용됨.
- 펜린
- - 코어 마이크로아키텍처의 45nm 축소 버전. 더 큰 캐시, 더 빠른 프론트 사이드 버스, 높은 클럭 속도, SSE4.1명령어 지원.
- 샌디 브리지
- - 2011년 1월 9일 출시. 32 nm 공정기술. 코어 i7, 코어 i5, 코어 i3 2세대 마이크로프로세서. 게서라고 불리었지만 2007년에 이름 변경함.[1]
- 아이비 브리지
- - 데스크탑 버전은 2012년 4월 29일 출시, 모바일 버전은 이듬해 6월경 출시. 샌디 브리지 마이크로아키텍처의 22 nm 축소 버전.
- 해스웰
- - 2013년 6월 5일 출시, 22 nm 공정기술. 경우에 따라선 하스웰이라고 불리기도 한다.
- 라라비
- - P5 마이크로아키텍처의 멀티코어 in-order x86-64 버전. 그래픽을 위한 넓은 SIMD 벡터 유닛과 텍스처 샘플링 하드웨어 지원.
- 마이크 아키텍처
- - 고성능 컴퓨팅을 위한 새로운 아키텍처로서 x86 명령어 집합을 지원. 그래픽 카드용 라라비 프로젝트와 48개 코어가 집적된 싱글 칩 클라우드 컴퓨터의 연구결과로 개발됨. 소프트웨어 개발용 플랫폼으로서 나이츠 페리가 2010년 하반기부터 가용되었으며 첫 상용제품은 22nm 공정기술 기반으로한 나이츠 코너로 예상.
- 본넬
- - Atom 프로세서용 저전력, in-order 마이크로아키텍처.
아이테니엄 마이크로아키텍처 편집
- 머시드 마이크로아키텍처
- - 첫 아이테니엄 마이크로아키텍처. 첫 아이테니엄 마이크로프로세서만 사용됨.
- 맥킨리 마이크로아키텍처
- - 아이테니엄 2 마이크로프로세서의 첫 두 세대에서 사용된 향상된 마이크로아키텍처
- 몬테시토 마이크로아키텍처
- - 아이테니엄 2 9000 계열 프로세서와 9100 계열 프로세서에서 사용된 향상된 맥킨리 마이크로아키텍처. 듀얼코어, 굵은 멀티스레딩등 지원.
- 투킬라 마이크로아키텍처
- - 내장된 메모리 컨트롤러, 퀵패스 인터커넥트, 쿼드 코어등을 지원하는 아이테니엄 마이크로아키텍처.
- 폴손 마이크로아키텍처
- - 미래 아이테니엄 프로세서[2]
같이 보기 편집
각주 편집
- ↑ “An Update On Our Graphics-related Programs”. 2010년 5월 25일.
- ↑ Anton Shilov (2007년 6월 19일). “intel Plans to change Itanium Micro-Architecture”. X-bit Labs. 2007년 10월 5일에 원본 문서에서 보존된 문서. 2007년 10월 5일에 확인함.