"X86 디버그 레지스터"의 두 판 사이의 차이

잔글
편집 요약 없음
잔글
잔글
Debug Status Register는 디버그 상태를 발생시키는 목적으로 디버거를 허용한다. 프로세서가 활성화되어 있는 디버거 예외처리를 보호하고 있을 때 디버거 예외처리 핸들러를 실행하기 이전에 DR6 레지스터의 하위 bit들(0,1,2,3)을 활성화 시킨다.
DR6의 비트들은 결코 프로세서에 의해 초기화되지 않는다. 다음 디버그 예외처리 확인시 다른 문제점을 피하기 위해 디버거 핸들러는 반환하기 전에 DR6를 즉시 0으로 채운다.
 
[[en:x86 debug register]]

편집

4,566