"인텔 i960"의 두 판 사이의 차이

4 바이트 추가됨 ,  10년 전
잔글
편집 요약 없음
잔글 (로봇이 더함: en:Intel i960)
잔글
[[Image그림:KL_Intel_i960_PGA.jpg|thumb|300px|인텔 i960HA]]
 
'''인텔 i960''' ('''80960''')은 [[인텔]]의 [[RISC]] 마이크로프로세서이다. i960은 1990년대 [[임베디드]] 마이크로 컨트롤러로 경쟁하던 [[AMD 29000]]과 더불어 널리 사용되었다. 하지만 이러한 성공에도 불구하고 인텔은 [[DEC]]로부터 [[StrongARM]]의 생산 권리를 얻자 I960의 판매를 중지하였다.
 
== 개발 ==
[[Image그림:KL_Intel_i960_PLCC.jpg|thumb|200px|인텔 N80960SA (PLCC 패키지)]]
[[Image그림:KL_Intel_i960_BGA.jpg|thumb|200px|인텔 GC80960RD66 (BGA 패키지)]]
[[Image그림:KL_Intel_i960_BGA_2.jpg|thumb|200px|인텔 GC80960RN, sSpec: SL3YW, BGA 패키지]]
[[Image그림:KL_Intel_i960_PQFP.jpg|thumb|200px|인텔 FC80960HD66 (PQFP 패키지)]]
 
1980년대 초반 인텔의 [[인텔 iAPX 432|iAPX 432]] 실패로 말미암아 i960의 설계가 시작되었다. iAPX 432는 [[에이다|에이다(Ada)]], [[리스프|리스프(Lisp)]]에서 지원하는 메모리 태그, 보호, [[쓰레기 수집 (전산학)|가비지 콜렉션]](garbage collection) 등의 고급 언어를 하드웨어 상에서 직접 지원하려고 하였다. 그로 인해 명령어 셋은 복잡해졌고 멀티 칩으로 작동하였다. 또한 설계 결함으로 인해 당시의 다른 프로세서보다도 훨씬 느렸다.
1984년 인텔과 [[지멘스]]는 에이다를 사용한 고성능 [[장애 허용 시스템|오류 허용(fault-tolerant)]] 객체 지향의 컴퓨터 시스템을 개발하고자 [[BiiN]]이라는 공동 프로젝트를 시작했다. i432 개발팀원 대부분이 이 프로젝트에 합류하였지만 이들을 설계를 지휘한 사람은 [[IBM]]에서 온 [[글렌포드 마이어스]](Glenford Myers)였다. BiiN 시스템은 [[은행]]이나 [[공장]], [[원자력 발전소|핵 발전소]]같은 높은 신뢰성을 필요로 하는 곳에 판매하고자 하였다.
 
i432의 보호된 메모리 개념은 BiiN 시스템의 새 프로세서를 설계하는데 큰 영향을 주었다. i432을 실패하게 만든 문제점를 피하고 성능을 증가시키기 위해 다수의 기능이 추가되었으며 그 결과 i960이 설계되었다. 1985년 10월 테이핑 아웃(taping out)이라 불리는 칩 설계의 마지막 단계로 들어가 제조 공장으로 보내졌으며 그 후 몇 달뒤에달 뒤에 동작되는 최초의 960을 만들어냈다.
 
BiiN은 지멘스의 조직 개편으로 인해 중지되었고 960MX는 사용되지 않은채 남겨졌다. 마이어스는 완전한 기능의 BiiN에서 몇가지 기능 축소판(subsets)을 구상해 범용 프로세서로서 i960의 판매를 인텔 경영진에게 설득하기 시작하였으며 [[인텔 80286]]과 [[인텔 80386|386]](i960 처음 생산된 달 테이핑 아웃되었다.)을 대체하는 용도와 [[스티브 잡스]]의 [[넥스트(NeXT)]]를 포함한 [[유닉스]] 시스템용 신규 RISC 시장에서의 사용을 타진하였다. 당시 i960은 인텔 내부에서 386 진영외에도 또 다른 RISC 프로세서 [[인텔 i860|i860]]과도 경쟁해야 했다. 마이어스는 인텔 경영진을 설득하지 못했고 i960의 유닉스 프로세서 또는 범용 판매에 대한 지원을 받지 못했다. 하지만 곧 고성능 32비트 임베디드라는 새로운 시장을 발견하게 된다.
 
==아키텍쳐 아키텍처 ==
i432를 괴롭히던 낮은 성능 문제를 피하기 위해 i960의 명령어 셋은 RISC를 기반으로 하고 있다. 메모리 시스템은 32비트 워드와 메모리 보호를 위한 태그 비트로 구성된 33비트 넓이로 되어 있다. [[레지스터 윈도우]]를 적용하는 등, 많은 면에서 i960은 오리지날오리지널 [[버클리 RISC]]의 설계를 따르고 있다. 버클리 RISC 경쟁자인 스탠포드 대학의 디자인([[MIPS 아키텍처|MIPS]])은 [[컴파일러]]가 최적화된 코드를 생산하는 것에 의존하는데 i960에 이것을 적용하지 않았다. I386과는 다르게 메모리 세그먼트없이 완전한 32비트 메모리 공간을 사용할 수 있다. i960은 [[슈퍼스칼라]](superscalar)를 적용해 명령어는 프로세서 내부에서 1개 이상의 유닛으로 동시에 디스패치(dispatch)된다.
 
==i960 버전==
인텔 960은 브로케이드(Brocade)의 [[파이버 채널]] 스위치에 사용되어 Fabric OS를 작동시킨다.
 
인텔 960은 슬롯 머신에도 사용되었는데 IGT의 스텝퍼 S2000 패밀리계열, i960 비디오 패밀리에서계열에서 찾아볼 수 있다.
 
[[인도]]가 개발한 경전투기 [[HAL 테자스|HAL 테자스(Tejas)]]의 MMR(Multi-mode radar)에도 i960이 사용되었다고 한다. HAL 테자스는 2010경 [[인도 공군]]에 배치될 예정이다.
 
인텔 960은 켈빈 휴즈(Kelvin Hughes)의 자동 레이다 기록 장치(ARPA : Automatic Radar Plotting Aid)의 인터페이스에도 사용되었다.
 
인텔 960은 [[HP]]의 X-Terminals에도 사용되었다.
[[사타]] 레이드 컨트롤러로 사용되는 인텔 80303 IOP (Intellegent I/O Processor)은 80960JT-100 코어와 메모리 컨트롤러, PCI-to-PCI 브리지를 내장하고 있다.
 
== 외부 링크 ==
 
==외부 링크==
* [http://developer.intel.com/design/i960/INDEX.HTM 인텔 홈페이지 : i960 프로세서]
* [http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i960 cpu-collection.de i960 사진]