샌디브리지: 두 판 사이의 차이

내용 삭제됨 내용 추가됨
표제어로 선정된 단어로 바꿈. 내부 링크 수정. 링크 틀 수정. 내용 수정.
Demi~kowiki (토론 | 기여)
잘못된 예측들 수정
24번째 줄:
| 코어수 =
}}
'''샌디브리지'''({{Llang|en|Sandy Bridge}})는 [[인텔]]의 [[중앙 처리 장치]] 이자 [[상표]]이다.
 
== 내용 ==
50번째 줄:
인텔이 2006년 12월에 발표한 바에 의하면 샌디브리지의 사양은 다음과 같다.<ref>{{웹 인용 |성=Davis|이름=Ed|페이지=Slide #31|제목=Tera Tera Tera|url=http://bt.pa.msu.edu/TM/BocaRaton2006/talks/davis.pdf|accessdate=2007-06-01}}</ref><ref> [http://forums.vr-zone.com/showpost.php?p=3785868&postcount=1 vr-zone forum - Intel Larrabee GPU vs Gesher CPU] </ref><ref> [http://arstechnica.com/news.ars/post/20070604-clearing-up-the-confusion-over-intels-larrabee-part-ii.html ars - Clearing up the confusion over Intel's Larrabee, part II] </ref> 이러한 사양은 취소된 걸프타운 프로세서와 비슷하다.
 
* 최대 4 GHz 이상 클럭 속도 (터보 부스트 시)
* 42 ~ 8 out-of-order 코어
* [[스트리밍 SIMD 확장|SSE]] 사용않는 경우: 8 [[부동소수점|DP]] [[플롭스|GFLOPS]]/코어 (2 DP FP/클락), 32-64 DP GFLOPS/프로세서
* SSE 사용하는 경우: 28 DP GFLOPS/코어 (7 DP FP/클락), 112-224 DP GFLOPS/프로세서
* 64 KB L1 캐시/코어, (3 클락)
* 1 MB L2 캐시/코어, (9 클락)
* 8 MB L3 캐시/코어 (총 8-24 MB) (33 클락), 공용일것이며공유 코어들 간캐시. 동적으로 할당함코어들에 할당됨
* 64 바이트 캐시 라인폭
* 256 바이트/사이클 링 버스 대역폭. 링버스는 코어들을코어, 연결함IO, 메모리 컨트롤러, 내장 GPU 들 간의 내부 연결을 구성한다.
* 0-512 MB [[GDDR]] / fast DRAM
* 64 GB/s GDDR / fast DRAM 메모리 대역폭
* 50 ns 대기시간의 [[퀵패스 인터커넥트|퀵패스]] 링크 당 17 GB/s 메모리 대역폭