파일:Cmos-chip structure in 2000s (en).svg
SVG 파일의 PNG 형식의 미리보기 크기: 407 × 599 픽셀. 다른 해상도: 163 × 240 픽셀 | 326 × 480 픽셀 | 521 × 768 픽셀 | 695 × 1,024 픽셀 | 1,390 × 2,048 픽셀 | 550 × 810 픽셀
원본 파일 (SVG 파일, 실제 크기 550 × 810 픽셀, 파일 크기: 138 KB)
파일 설명
| 설명 |
Català: Estructura esquemàtica d'un xip CMOS, tal com es va construir a principis dels anys 2000. El gràfic mostra els LDD-MISFET sobre un substrat de silici SOI amb cinc capes de metal·lització i un tap de soldadura per a la unió de xip. També mostra la secció per a FEOL (front-end de línia), BEOL (back-end de línia) i les primeres parts del procés de back-end. (versió traduïda a l'alemany)
English: Schematic structure of a CMOS chip, like it is built in the early 2000s. The graphic shows LDD-MISFET's on a SOI silicon substrate with five metallization layers and solder bump for flip-chip bonding. Also it shows the section for FEOL (front-end of line), BEOL (back-end of line) and first parts of back-end process. (translated German version) |
| 날짜 | 2006년 12월 9일 (upload date) |
| 출처 | self made (from university scripts and scientific papers) |
| 저자 | Cepheiden |
| 다른 버전 |
Other related versions:[]
|
.svg&lang=ca)
.svg&lang=en)
.svg)
.svg?uselang=ko){kind=link}
.svg)
|
이 SVG 파일은 편집 가능한 문자를 사용하므로 Inkscape나 Adobe Illustrator를 사용하여 쉽게 다른 언어로 번역할 수 있습니다. 여기를 참고하세요. 또한 텍스트 편집기를 이용하여 수동으로 파일을 번역할 수도 있습니다. |
|
이 파일은 SVG <switch> 요소를 사용하여 번역되었습니다. 모든 번역들은 같은 파일에 저장됩니다! 여기를 참고하세요.
번역이 완료된 당신의 언어에서 이 파일을 이용할 때에는 언어 코드와 To translate the text into your language, you can use the SVG Translate tool. Alternatively, you can download the file to your computer, add your translations using whatever software you're familiar with, and re-upload it with the same name. You will find help in Graphics Lab if you're not sure how to do this. |
.svg){kind=link}
라이선스
나는 아래 작품의 저작권자로서, 이 저작물을 다음과 같은 라이선스로 배포합니다:
|
GNU 자유 문서 사용 허가서 1.2판 또는 자유 소프트웨어 재단에서 발행한 이후 판의 규정에 따라 본 문서를 복제하거나 개작 및 배포할 수 있습니다. 본 문서에는 변경 불가 부분이 없으며, 앞 표지 구절과 뒷 표지 구절도 없습니다. 본 사용 허가서의 전체 내용은 GNU 자유 문서 사용 허가서 부분에 포함되어 있습니다. |
  
|
이 파일은 크리에이티브 커먼즈 저작자표시-동일조건변경허락 3.0 Unported 라이선스로 배포됩니다. | |
| ||
| 이 라이선스 틀은 GFDL 라이선스 변경의 일부로 이 파일에 추가되었습니다. |
이 파일은 크리에이티브 커먼즈 저작자표시 2.5 일반 라이선스로 배포됩니다.
- 이용자는 다음의 권리를 갖습니다:
- 공유 및 이용 – 저작물의 복제, 배포, 전시, 공연 및 공중송신
- 재창작 – 저작물의 개작, 수정, 2차적저작물 창작
- 다음과 같은 조건을 따라야 합니다:
- 저작자표시 – 적절한 저작자 표시를 제공하고, 라이센스에 대한 링크를 제공하고, 변경사항이 있는지를 표시해야 합니다. 당신은 합리적인 방식으로 표시할 수 있지만, 어떤 방식으로든 사용권 허가자가 당신 또는 당신의 사용을 지지하는 방식으로 표시할 수 없습니다.
이 라이선스 중에서 목적에 맞는 것을 선택하여 사용할 수 있습니다.
파일 역사
날짜/시간 링크를 클릭하면 해당 시간의 파일을 볼 수 있습니다.
| 날짜/시간 | 섬네일 | 크기 | 사용자 | 설명 | |
|---|---|---|---|---|---|
| 현재 | 2024년 2월 5일 (월) 23:35 | | 550 × 810 (138 KB) | Manlleus | File uploaded using svgtranslate tool (https://svgtranslate.toolforge.org/). Added translation for ca. |
| 2024년 2월 5일 (월) 23:25 |  | 550 × 810 (97 KB) | Manlleus | fixed text labels for translation | |
| 2006년 12월 10일 (일) 03:52 |  | 550 × 810 (85 KB) | Cepheiden | {{Information |Description= Schematic structure of a CMOS chip, like it is build in the early 2000s. The grafic shows LDD-MISFET's on a SOI silicon substrate with five metallization layers and solder bump for flip-chip bonding. Also it shows the section f | |
| 2006년 12월 10일 (일) 03:49 |  | 550 × 810 (85 KB) | Cepheiden | {{Information |Description= Schematic structure of a CMOS chip, like it is build in the early 2000s. The grafic shows LDD-MISFET's on a SOI silicon substrate with five metallization layers and solder bumb for flip-chip bonding. Also it shows the section f |
이 파일을 사용하는 문서
다음 문서 1개가 이 파일을 사용하고 있습니다:
이 파일을 사용하고 있는 모든 위키의 문서 목록
다음 위키에서 이 파일을 사용하고 있습니다:
- ar.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- ca.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- en.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- fa.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- fi.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- hy.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- ja.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
- zh.wikipedia.org에서 이 파일을 사용하고 있는 문서 목록
.svg){kind=link}