저항-트랜지스터 논리: 두 판 사이의 차이
내용 삭제됨 내용 추가됨
잔글편집 요약 없음 |
|||
1번째 줄:
[[파일:RTL_npn_nand.png|섬네일|두 입력 RTL NAND 게이트의 간단한 회로도.]]
'''저항-트랜지스터 논리'''({{llang|en|resistor–transistor logic}}, '''RTL''')또는 ''' 트랜지스터-저항 논리'''는 [[저항기]]를 입력부로, [[접합형 트랜지스터]](BJT)를 처리부로 사용하는 일종의 [[디지털 회로]]이다. 저항-트랜지스터 논리는 최초로 트랜지스터화하여 사용된 디지털 회로로, 다른 종류에는 [[다이오드-트랜지스터 논리]](DTL)와 [[트랜지스터-트랜지스터 논리]](TTL)가 있다. RTL 회로는 처음은 [[전자 부품|이산회로]]로 구성되었었는데, 1961년이 되어서 [[집적 회로]]로 생산되면서 최초의 디지털 [[로직 패밀리]]가 되었다. RTL
== 구현 ==
12번째 줄:
베이스 저항이 둘 이상(R<sub>3</sub>과 R<sub>4</sub>) 있으면, NOT 게이트는 RTL [[NOR 게이트]](오른쪽 그림 참고)가 된다. 논리 연산자 [[논리합|OR]]는 [[덧셈]]과 [[부등식|비교]]의 두 산술 연산을 적용한 것이다(입력 저항은 동일한 가중치를 갖는 입력들의 병렬 ''전압 가산기'' 처럼 행동하고 잇따르는 공통-이미터 트랜지스터는 약 0.7 V를 임계치로 갖는 ''전압 비교기''처럼 행동한다). 논리적 "1"에 연결된 저항과 논리적 "0"에 연결된 저항은 트랜지스터로 형성된 전압 분리기의 두 다리 역할을 한다. 베이스 저항의 저항값과 입력의 개수는 한 논리적 "1"이 베이스-이미터 전압이 임계치를 넘어서 결과적으로 트랜지스터가 작동할 수 있도록 (제한적으로) 결정된다. 만약 입력 전압 전체가 낮다면(논리적 "0"), 트랜지스터는 전류가 끊긴다. [[풀다운 저항]] R<sub>1</sub>은 트랜지스터가 꺼짐과 켜짐을 적절하게 구분할 수 있도록 편향시킨다. 트랜지스터 Q<sub>1</sub>의 컬렉터-이미터 전압을 출력으로 생각하면 입력이 낮을 때 출력이 높기 때문에 출력이 부정된다. 따라서, 아날로그 저항 회로와 아날로그 트랜지스터는 논리 회로 NOR을 수행한다.<ref>{{서적 인용|last=IBM |id=Form 223-6889 |first=IBM |year=1960 |title=Transistor Component Circuits |publisher=IBM |url=http://ibm-1401.info/Form223-6889-TransistorComponentCircuits.pdf |series=Customer Engineering Manual of Instruction |accessdate=2010-01-04 |quote=The logical function is performed by the input resistor network and the invert function is accomplished by the common emitter transistor configuration... }}</ref>
[[파일:RTL 3-Input NOR Gate.svg|right|thumb|300px|[[아폴로 유도장치 컴퓨터]]에 사용된 다중 트랜지스터 RTL NOR 게이트의 회로도<ref name=AGC2005011>
[[Apollo Guidance Computer]] schematics, [http://klabs.org/history/ech/agc_schematics/logic/5011-1.jpg Dwg. No. 2005011].
</ref>]]
[[파일:Agc nor2.jpg|right|thumb|300px|[[아폴로 유도장치 컴퓨터]]에 사용된 이중 NOR 게이트의 사진]]
[[파일:Agc flatp.jpg|thumb|right|[[아폴로 유도장치 컴퓨터]]의 [[평면 팩]] RTL NOR 게이트 집적 회로]]
=== 다중 트랜지스터 RTL NOR 게이트 ===
단일 트랜지스터 RTL NOR 게이트의 단점은 다중 트랜지스터 RTL로 보완할 수 있다. 다중 트랜지스터 RTL은 병렬 연결된 트랜지스터 스위치가 논리 입력을 연결한다(오른쪽 그림 참고). 이 그림에서, 입력은 완전히 분리되어 있으며 입력 개수의 제한은 차단 트랜지스터의 작은 전류 누수값이 논리적 "1"의 출력에 미치는 영향에 의존한다. 이 아이디어는 이후 [[직결형 트랜지스터 논리|DCTL]], [[이미터-결합 논리|ECL]], [[트랜지스터-트랜지스터 논리|TTL]] 일부 (7450, 7460), [[NMOS 논리|NMOS]]와 [[CMOS]] 게이트를 만들 때 사용되었다.
== 장점 ==
RTL 기술의 일차적 장점은 트랜지스터를 최소한으로 사용한다는 점이다.
== 단점 ==
줄 31 ⟶ 41:
</ref>
표준 집적 RTL NOR [[논리 회로|게이트]]는 입력을 최대 3개까지 가질 수 있다. 그 대신에, 최대 2개의 표준 집적 RTL "버퍼"를 작동시킬 수 있는 충분한 출력을 가지고 있으며, 각각의 버퍼는 또한 25개의 다른 표준 RTL NOR 게이트를 작동시킬 수 있다.<ref name=Lancaster/>
== 같이 보기 ==
| |||