"SDRAM"의 두 판 사이의 차이

87 바이트 추가됨 ,  8년 전
편집 요약 없음
잔글
'''싱글 데이터 레이트 SDRAM'''('''SDR SDRAM''', '''S'''ingle '''D'''ata '''R'''ate '''SDRAM''')은 클럭 사이클 한 개 당 한 개의 커맨드(command)를 받거나 한 워드(word) 만큼의 데이터(data)를 주고받을 수 있는 SDRAM을 말한다. 전형적인 클럭 주파수는 100 및 133 MHz였다. 데이터 버스 사이즈는 4 비트, 8 비트, 16 비트 등으로 다양하였는데, 단 일반적으로 SDR SDRAM 칩들은 64 (non-ECC) 혹은 72 ([[오류 정정 부호|ECC]]) 비트를 한 번에 읽을 수 있는 168 핀 [[DIMM]] 형태로 조립되었다.
=== DDR(1) SDRAM ===
{{본문|DDR SDRAM}}
=== DDR2 SDRAM ===
{{본문|DDR2 SDRAM}}
=== DDR3 SDRAM ===
{{본문|DDR3 SDRAM}}
=== DDR4 SDRAM ===
{{본문|DDR4 SDRAM}}
 
== 주석 ==